⑩ 日本国特許庁(JP)

⑩特許出願公開

#### ⑫公開特許公報(A) 平3-9549

®Int. Cl. 5

識別記号

广内祭理番号

❸公開 平成3年(1991)1月17日

H 01 L 21/82 G 11 C 11/41 17/00

Z 7131 - 5B

8225-5F H 01 L 21/82 8323-5B G 11 C 11/34 D

審査請求

未請求 請求項の数 11 (全6頁)

❷発明の名称 複合集積記憶装置

> @特 願 平2-124305

願 平2(1990)5月16日 29出

優先権主張 図1989年5月16日図米国(US) 3352,302

⑫発 明 者 ジヤスウインダー・エ アメリカ合衆国アリゾナ州メサ、イースト・エルムウッド

ス・ジヤンデユー

明 者 トレバー・シドニー・ アメリカ合衆国アリゾナ州メサ、イースト・エバーグリー

> スミス ン・ストリート5544

勿出 願 人 モトローラ・インコー アメリカ合衆国イリノイ州シャンパーグ、イースト・アル

> ボレーテツド ゴンクイン・ロード1303 ・

四代 理 人 弁理士 大貫 進介 外1名

> H) 細 謳

1. 発明の名称

@発

複合集積記憶装置

2. 特許請求の範囲

(1)モノリシック集積記憶装置であって:

アドレスを受収り複数の語線を発生する手段で あり、如何なる任意の時刻にも前記語線のうち1 本のみを能動にする第1の手段:

前記第1の手段に結合し、ディジタル情報を格 納する複数のセルを有し、且つ前記複数の語線の 少くとも一つを受ける手段であり、前記セルの各 々がXピッチおよびソピッチを有するところの第 2の手段:および

前記第2の手段とは異なる方式でディジタル情 報を格納する複数のセルを有し、前記第1の手段 に結合し、前記複数の語線の少くとも一つを受け るように構成され、且つ前記第2の手段に対して 隣接し且つ整合して配置されている第3の手段で あり、前記セルの各々はXピッチおよびyピッチ

を有し、前記第2の手段および第3の手段の前記 セルのソピッチは実質上等しいところの第3の手 段:

から成るモノリシック集積配億装置。

(2) 前記第1の手段に結合し、前記第3の手段 に対して隣接し且つ整合して設置され、前記第2 および第3の手段とは異なる方式でディジタル情 報を格納し、且つ複数のセルを有する手段であり、 該セルの各々はXピッチおよびYピッチを有し、 前記セルのソピッチは前記第1の手段の前記セル のソピッチと実質上等しいところの第4の手段:

をさらに備えている請求項1記載のモノリシッ ク集積記憶装置。

(3) 前記第2の手段に結合している複数のデコ ーダーセルを備えており、該デコーダーセルの各 々が前記第2の手段のセルの少くとも一つに結合 した少くとも一つのピット線を有し、前記第2の 手段のセルのXビッチに実質上等しいXビッチを 有する第1の列デコーダー:および

前記第3の手段に結合している複数のデコーダ

ーセルを備えており、該デコーダーセルの各々が前記第3の手段のセルの少くとも一つに結合した少くとも一つのビット線を有し、前記第3の手段のセルの×ビッチに実質上等しい×ビッチを有する第2の列デコーダー:

をさらに備えている請求項2記載のモノリシック集積記憶装置。

(4) 前記第2および第3の手段に結合して該第 2および第3の手段に格納されているディジタル 情報を選択的に受取るマルチプレクサー;および

該マルチアレクサーに結合して選択されたディジタル情報を受取り、更に所要ディジタル情報を 選択する列デコーター:

をさらに備えている請求項2記載のモノリシック集積記憶装置。

(5)モノリシック集積回路であって:

複数のデコーダーセルを備え、該デコーダーセルの各々がソビッチを有すると共に少くとも一つの語線を備えている行デコーダー:

該行デコーダーに結合し、且つ複数のRAMセ

ルを備えており、該RAMセルの各々が前記語線の少くとも一つにより選択され、前記RAMセルの各々がXピッチおよびソピッチを有しており、前記RAMセルは前記デコーダーセルと同じソピッチを有するように配置されているRAMアレイ:および

前記行デコーダーに結合され、前記RAMアレイの近傍に設置され、且つ複数のROMセルを備えており、該複数のROMセルは前記語線の少くとも一つにより選択され、前記ROMセルの各々はメピッチおよびソピッチを有しており、前記ROMセルはそのソピッチが前記RAMセルのソピッチと等しくなるように配置されているROMアレイ:

から成るモノリシック集積回路。

(6)前記行デコーダーに結合し、且つ複数のE PROMセルを備えており、該EPROMセルの 各々が前記語線の少くとも一つにより選択され、 前記EPROMセルがメピッチおよびソピッチを 有し、該ソピッチが前記デコーダーセルのソピッ

チに等しい EPROMアレイ:

をさらに備えている請求項5記載のモノリシック集積回路。

(7) 前記ROMアレイは電気的に鸖換え可能なメモリーアレイである請求項5記載のモノリシック集積回路。

(8) 複数のデコーダーセルを備えており、該デコーダーセルの各々が前記RAMセルの少くとも一つに結合した少くとも一つのピット線を有し、前記デコーダーセルが前記RAMセルのメピッチに実質上等しいメピッチを有するところの第1の列デコーダー:および

複数のデコーダーセルを備えており、該デコー ダーセルの各々が前記ROMセルの少くとも一つ に結合した少くとも一つのピット線を有し、前記 デコーダーセルが前記ROMセルのXピッチに実 質上等しいXピッチを有する第2の列デコーダー:

をさらに備えている請求項5記載のモノリシック集積回路。

(9)複数のデコーダーセルを備えており、該デ

コーダーセルの各々が前記EPROMセルの少くとも一つに結合した少くとも一つのピット線を有し、前記デコーダーセルが前記EPROMセルのメピッチに実質上等しいメピッチを有する第3の列デコーダー:

をさらに備えている請求項 6.記載のモノリシック集積回路。

(10) 前記EPROMアレイはEEPROMアレイである請求項6記載のモノリシック集積回路。

(11) デコーダーならびに第1および第2のメモリーアレイを備え、前記デコーダーはソピッチを有する複数のセルを備えており、前記第1および第2のメモリーアレイはXピッチおよびソピッチを有する複数のメモリーセルを備えているところの複合記憶装置の配置を行う方法であって:

最大面積を必要とするメモリーセルを有する第 1のメモリーアレイを配置する段階:

前記第2のメモリーアレイのメモリーセルが最初に配置した第1のメモリーアレイのメモリーセ ルとソ方向のピッチが合うように第2のメモリー アレイを配置する段階:

前記デコーダーのセルが、最初に配置した第1のメモリーアレイのメモリーセルとソ方向にピッチが合うように、前記デコーダーを配置する段階: および

前記デコーダーを第1および第2のメモリーア レイに結合させる段階:

から成る方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、一般に記憶装置の分野に関するものである。更に詳細には、異なる種類の記憶装置、たとえば、ランダムアクセス記憶装置(RAM)、固定記憶装置(ROM)、電気的書込み可能ROM(EPROM)などの各アレイをピッチを整合させて組合せた複合記憶装置に関する。

(従来技術および解決すべき課題)

多数の電子回路、典型的にはマイクロコンピュ ータに基づく回路は、一時的にまたは持続的にディジタル情報を格納する必要があり、更に情報に

れらは典型的には、それぞれ、行デコーダーの y ピッチおよび列デコーダーの x ピッチに整合して いる。

メモリーセルのアレイは通常大きな区域を占めるので、メモリーセルはまずxおよびyの両ピッチに関して可能なかぎり密集するように設計される。次に行デコーダーおよび列デコーダーをメモリーセルの既に決定したxピッチおよびyピッチに合うように設計される。これは、特に大型記憶技のに大きいが、行デコーダーおよび列デコーダーが比較的大きな面積を占める。更に、RAMのセルは、一般的たまでは、メモリーセルの数が一般に大きくないが、行デコーダーおよび列デコーダーが比較的大きな面積を占める。更に、RAMのセルは、一般的に、固定記憶装置(ROM)セルよりもさらに大きい。

容量が異なり形式の異なる記憶装置を必要とするASIC応用の場合、異なる記憶装置を同じクロックサイクルで(または非同期的に)アクセスする必要のないことが非常に多い。異なる形式の

迅速にアクセスしなければならない。更に、多くの電子回路は同じシステムに一時的および持続的の両格納装置を必要とすることが普通である。格納装置に必要なピットの数、したがってメモリーセルの数はシステムによってかなり変ることがある。必要な格納ピット数は大きくなることがあるから、所定の領域に対する記憶ピットの密度を増すことが有利である。

特定用途向け集積回路(ASIC)は、記憶装置の異なる組合せ、および異なる量の各種記憶装置をしばしば必要とする用途の一例である。記憶装置は典型的にはそれぞれチップ上の別々の場所に設置され、それぞれが孤立の記憶装置になって設置され、それが孤立の記憶装置になって設置されてピットの復号を行う列デコーダーを備えたメーソアレイ状に配列されたメモリーセルから構成されている。各メモリーアレイのメモリーセルは各々メピッチおよびソピッチのよいのそれぞれ転むよび高さ)を有しており、こ

記憶装置は個別にアクセスされ、通常そのアドレスされた内容を母線に載せる。事実、各メモリーアレイの行デコーダーまたは列デコーダーは冗長的であり、その上かなりな量の面積を必要とする。小さなメモリーセルを最大メモリーセルとピッチ整合するように設計したとすれば、行デコーダーおよび/または列デコーダーを共有させることができる。これは少量の小さなメモリーセルが存在するとき特に効率が良い。

ピッチ整合したアレイは従来のコンピュータ扱助は(CAD)技法を用いて構成することができる。しかしながら階層構造的設計法、更低値のようないイラーはこのようないののようないののでは、システムの高レベルののでは、システムの高レベルののでは、システムの高いが、これを回路の対対ので、これを回路がリントウェを受するが、といるというといるできるの後の回路設計には必要とするが、タウル、最大メモリーセルのメピッチがより

ピッチを一旦決定すれば、これらパラメーターを 使用して他のピッチ整合記憶装置を迅速に配置す ることができる。

したがって、必要なのは、異なる種類の記憶装置、たとえば、ランダムアクセス記憶装置(RAM)、固定記憶装置(ROM)、電気的書込み可能ROM(EPROM)などのアレイをピッチ整合して組合せた複合記憶装置である。

したがって、改良された記憶装置を提供するの が本発明の目的である。

本発明の他の目的は共通のデコーダーを共有する異なるメモリーアレイを備えた記憶装置を提供することである。

本発明の更に他の目的はピッチ整合したアレイ を有する複合記憶装置を提供することである。

### (課題を解決するための手段)

本発明の上述および他の目的を達成するモノリシック集積記憶装置は、アドレスを受取り複数の 語線を発生するように結合された行デコーダーか ら構成され、如何なる任意の時刻にも前記語線の

## (実施例の説明)

第1図においてランダムアクセス記憶装置(R AM)セル1を固定記憶装置(ROM)セル2と 比較する。RAMセルフは内部に通常4万至6個 のデバイスを備えているがROMセル2は通常1 個のデバイスを備えている。それ故、RAMセル 1は所定の技術についてROMセル2の約4倍の 面積を典型的には占有する。更に、RAMセル1 は語線および選択用の語線を必要とし、ピットお よびピットを出力する。ROMセル2は選択用語 線だけを必要とし、単一ビットのみを出力する。 RAMセル1の幅をXビッチである距離Xで示し、 高さをソビッチである距離ソで示してある。同様 にROMセル2のXビッチおよびソビッチをそれ ぞれ×1およびy1で示してある。RAMセル1 はROMセル2よりかなり大きいが、ピッチソお よびY1はXビッチを大きくし、X1ビッチを小 さくすることにより等しくすることができる。更 にRAMセル1およびROMセル2の面積を更に 効率良く合わせるためにそれぞれの列デコーダー

うち 1 本のみを能動にする。行デコーダーは、複 数の、ただし異なるメモリーアレイの内段大のメ モリーセルにピッチ整合している複数のデコーダ - セルを備えている。ディジタル情報を格納する 第1のメモリーアレイは複数の語線の少くとも一 つを受収る行デコーダーに結合されており、第1 のメモリーアレイは複数のセルを有し、各セルが xピッチおよびyピッチを備えている。第1のメ モリーアレイと異なる方式でディジタル情報を格 納する第2のメモリーアレイは、行デコーダーに 結合されており、第2のメモリーアレイは第1の メモリーアレイに対して隣接し且つ整合して配置 されている複数のセルを有し、各セルがメピッチ およびソピッチを備え、Xピッチは第1のメモリ アレイのセルのxピッチとは異なっている。前 記第1および第2のメモリーアレイのセルのソビ ッチは実質上等しい。

本発明の上述のおよび他の目的、特徴および利 点は添付図面と関連して行う以下の詳細な説明か ら一層良く理解されるであろう。

で別の復号を行ってROMセル2内に2または4 ピットのROMを入れることも可能である。RA Mセル1およびROMセル2は単なる例示であり、 ピッチ整合はあらゆる形式のメモリーセルに適用 可能である。

第2図は、RAMアレイ4、ROMアレイ5、および電気的斟込み可能ROMアレイ6を組を性た部分配便装置3を示す。RAMアレイ4は複数のRAMセル1を備えており、ROMアレイ5は複数のROMセル2を備えており、EPROMアレイは数のEPROMセル21を受取り、EPROMアレイはスパッファー7はアドレスを受取りメモリーア・または6の一つメリーーの特定のピットを選択する。アドレスバッフを選択するのは、n1とを有すおり、n1とが方すすークの特により列デコーダー11、列接続されてコーダー12、および列デコーダー13に接続する。アドレス信号用の別のドライブを発生する。

ーダー8は複数のデコーダーセル19から構成されており、行デコーダー8は複数の語線9によりRAMアレイ4、ROMアレイ5、およびEPROMアレイ6に接続されている。

各デコーダーセル19はRAMセル1とソ方向にピッチ整合しており、RAMセル1は更にROMセル21とソ方向にピッチ整合している。RAMセル1、ROMセル2、およびEPROMセル21の×ピッチは典型的にはピッチ整合していない。RAMアレイ4からの複数のピット線25は列デコーダー11に接めのデコーセル22から構成されており、デコーダーセル22はRAMセル1と×方向に典型的にグランチをいる。同様にROMアレイは複数のピット線23により列デコーダー13に接続されている。

アドレスパッファー 7 が新しいアドレスを受収 ると、母線17および18に載っているアドレス

チプレクサー15および列デコーダー16か列デコーダー11、12、および13と置き換わっている。3対1マルチプレクサー15は第2図の列デコーダー11、12、および13と同じ様式で接続されているが、列デコーダー16に接続されているその出力に複数のピット26を備えている。この構成において、簡単な3対1マルチプレクサー15および単一の列デコーダー16により面積が節約されている。しかし、これにはRAMアレイ4、ROMアレイ5、およびEPROMアレイ6の各々からの語の大きさを等しくしなければならない。

第2図および第3図において、アレイあたりの ピットの数を等しくする必要はない。またアレイ あたりの語の数を等しくする必要もない。たとえ は、RAMアレイ4に200語があり、ROMア レイ5に100語しかないとすれば、複数の語線 9の下半分がRAMアレイ4だけに接続され、R OMアレイ5には接続されないことになる。一相 の行デコーダーだけしか必要としないからメモリ 信号がそれぞれ行デコーダー8および列デコーダ -11、12、および13により復号される。そ の結果、複数の語線9の一つが能動となり、RA Mセル1、ROMセル2、およびEPROMセル 21の各行が選択されることになる。同時に、列 デコーダーがRAMセル1、ROMセル2、また はEPROM21の一つから複数のビットを選択 する。列デコーダー11、12、および13は異 なる数のデコーダーセルを備えることができるか らRAMアレイ4、ROMアレイ5、またはEP ROMアレイ6に対して語の大きさを同じにする (語線あたりのピット数を同じにする) 必要はな い。RAMセル1、ROMセル2、およびEPR OMセル21は、幾つかの別の形式の記憶装置を 代りに使用することができるので、ここでは一例 として使用したものである。

複合メモリーアレイ14の別の偽造を第3図に示す。同等の構造を示すのに第2図に使用した数を第3図に繰返してある。第3図における接続は第2図におけるものと同じであるが、3対1マル

ーアレイを組合わせることにより面積のかなりな節約が実現される。また冗長な電力母線の他に冗長な語線およびピット線の必要性も除かれることによっても面積が節約される。

複合複数記憶装置の構成はシリコンコンパイラ ーを使用することにより自動化することができる。 コンパイラーセルは、入力パラメーターがメモリ - セルの数、行および列の数、およびメモリーセ ルのXビッチおよびソビッチを含んでいる異なる メモリーアレイに対して規定することができる。 **最大のメモリーセルを有するメモリーアレイのy** ピッチが、侵小限界となるので、最初に配置する。 別の各アレイに対する残りのメモリーセルを次に、 y ピッチは同じであるが x ピッチが可変であるよ うに配置する。次に、行デコーダーを整合ソビッ チおよび可変×ビッチを備えるように配置する。 次の段階では×ピッチが整合されることになる列 デコーダーをそのそれぞれのメモリーアレイのメ モリーセルに加える。最後にアレイおよびデコー ダーを普通の設計規則に従って配置し、相互に接

# 特開平3-9549(6)

続する。

一つのピッチ整合したシステムに組合せることができる多様な記憶装置が異なる記憶装置を一つの基板上に同時に実施する技術の能力のみによって制限されることを当業者は認めることができる。別の記憶装置には、たとえば、電気的消去可能書込み可能記憶装置(EEPROM)、書込み可能固定記憶装置(PROM)、および電気的裏き換え可能固定記憶装置(EAROM)がある。

### (発明の効果)

これまで述べたことにより、異なる形式の記憶 装置、たとえば、ランダムアクセス記憶装置(R AM)、固定記憶装置(ROM)、電気的書込み 可能固定記憶装置(EPROM)、またはその機 つかの組合せ、のピッチ整合したアレイを融合す る複合記憶装置が提供されたことが認められるは ずである。


### 4. 図面の簡単な説明

第1図は従来の節的RAMセルおよびROMセルのプロック図である。

第2図は本発明の一実施例のプロック図である。 第3図は本発明の他の実施例のプロック図であ る。

1 ······ R A M セル、 2 ······ R O M セル、
3 ······ 部分記憶装置システム、
1 4 ·····・ 複合メモリーアレイ

特許出願人 モトローラ・インコーポレーテッド 代 理 人 弁理士 大 貫 進 介 同 同 本 城 雅 則






FIG. 2

